Arhitectura setului de instrucțiuni IBM POWER - IBM POWER instruction set architecture

Arhitecturi POWER , PowerPC și Power ISA
NXP (fost Freescale și Motorola)
IBM
IBM / Nintendo
Alte
Link-uri conexe
Anulat în gri , istoric în italic

IBM POWER ISA este un redus set de instrucțiuni de calculator (RISC) arhitectura set de instrucțiuni (ISA) , dezvoltat de IBM . Numele este un acronim pentru Performance Optimization With Enhanced RISC .

ISA este utilizat ca bază pentru microprocesoare de ultimă generație de la IBM în anii 1990 și au fost utilizate în multe dintre serverele, minicomputerele, stațiile de lucru și supercomputerele IBM. Aceste procesoare se numesc POWER1 (RIOS-1, RIOS.9, RSC , RAD6000 ) și POWER2 (POWER2, ​​POWER2 + și P2SC).

ISA a evoluat în arhitectura setului de instrucțiuni PowerPC și a fost depreciată în 1998 când IBM a introdus procesorul POWER3 , care era în principal un procesor PowerPC de 32/64 de biți , dar a inclus POWER ISA pentru compatibilitate inversă. POWER ISA original a fost apoi abandonat. PowerPC a evoluat în al treilea Power ISA în 2006.

O schemă care prezintă evoluția diferitelor POWER , PowerPC și Power ISA

IBM continuă să dezvolte nuclee de microprocesor PowerPC pentru utilizare în ofertele lor de circuite integrate specifice aplicației (ASIC). Multe aplicații cu volum mare încorporează nuclee PowerPC.

Istorie

Proiectul de cercetare 801

Articol principal: IBM 801

În 1974, IBM a început un proiect cu scopul de a crea o rețea mare de comutare telefonică cu o capacitate potențială de a face față a cel puțin 300 de apeluri pe secundă. S-a proiectat că vor fi necesare 20.000 de instrucțiuni ale mașinii pentru a gestiona fiecare apel, menținând în același timp un răspuns în timp real, astfel încât un procesor cu o performanță de 12 MIPS a fost considerat necesar. Această cerință a fost extrem de ambițioasă pentru acea vreme, dar s-a realizat că o mare parte din complexitatea CPU-urilor contemporane ar putea fi renunțată, deoarece această mașină ar avea nevoie doar pentru a efectua I / O, ramificații, adăuga registre-registre, muta date între registre și memorie și nu ar avea nevoie de instrucțiuni speciale pentru a efectua aritmetica grea.

Această simplă filozofie de design, prin care fiecare pas al unei operații complexe este specificat în mod explicit de o singură instrucțiune mașină, și toate instrucțiunile sunt necesare pentru a finaliza în același timp constantă, va veni mai târziu să fie cunoscut sub numele de RISC .

În 1975, proiectul de comutare telefonică a fost anulat fără un prototip. Totuși, din estimările simulărilor produse în primul an al proiectului, se părea că procesorul proiectat pentru acest proiect ar putea fi un procesor cu scop general foarte promițător, așa că lucrările au continuat la clădirea nr. 801 a Centrului de Cercetare Thomas J. Watson pe proiectul 801.

1982 proiectul Cheetah

Timp de doi ani, la Centrul de Cercetare Watson, au fost explorate limitele suprascalare ale proiectului 801, cum ar fi fezabilitatea implementării proiectării folosind mai multe unități funcționale pentru a îmbunătăți performanța, similar cu ceea ce se făcuse în IBM System / 360 Model 91 și CDC 6600 (deși modelul 91 a fost bazat pe un design CISC), pentru a determina dacă o mașină RISC ar putea menține instrucțiuni multiple pe ciclu, sau ce trebuie făcute la proiectarea 801 modificări de proiectare , pentru a permite mai multor execuție-unități .

Pentru a crește performanța, Cheetah avea unități separate de execuție ramură, punct fix și virgulă mobilă. Multe modificări au fost aduse designului 801 pentru a permite unități de execuție multiplă. Ghepardul a fost planificat inițial să fie fabricat folosind tehnologia logicii cuplate emițător bipolar (ECL), dar până în 1984 tehnologia complementară metal-oxid-semiconductor ( CMOS ) a oferit o creștere a nivelului de integrare a circuitului, îmbunătățind în același timp performanța logică a tranzistorului.

Proiectul America

În 1985, cercetarea asupra unei arhitecturi RISC de a doua generație a început la Centrul de Cercetare IBM Thomas J. Watson, producând „arhitectura AMERICA”; în 1986, IBM Austin a început să dezvolte seria RS / 6000 , bazată pe acea arhitectură.

PUTERE

Articol principal: POWER1

În februarie 1990, primele computere de la IBM care au încorporat setul de instrucțiuni POWER au fost numite „Sistem RISC / 6000” sau RS / 6000 . Aceste computere RS / 6000 au fost împărțite în două clase, stații de lucru și servere și, prin urmare, au fost introduse ca POWERstation și POWERserver. CPU-ul RS / 6000 avea 2 configurații, numite "RIOS-1" și "RIOS.9" (sau mai frecvent CPU " POWER1 "). O configurație RIOS-1 avea un total de 10 cipuri discrete - un cip de instrucțiuni cache, cip cu punct fix, cip cu virgulă mobilă, 4 cipuri de cache de date, cip de control al stocării, cipuri de intrare / ieșire și un cip de ceas. Configurația RIOS.9 cu costuri mai mici avea 8 cipuri discrete - un cip de instrucțiuni cache, cip cu punct fix, cip cu virgulă mobilă, 2 cipuri de cache de date, cip de control al stocării, cip de intrare / ieșire și un cip de ceas.

O implementare RIOS cu un singur cip, RSC (pentru „ RISC Single Chip ”), a fost dezvoltată pentru RS / 6000 de nivel inferior; primele mașini care foloseau RSC au fost lansate în 1992.

PUTERE2

Articol principal: POWER2

IBM a început efortul procesorului POWER2 ca succesor al POWER1 cu doi ani înainte de crearea alianței 1991 Apple / IBM / Motorola din Austin, Texas. În ciuda faptului că a fost afectat de diversificarea resurselor pentru a începe efortul Apple / IBM / Motorola, POWER2 a durat cinci ani de la început până la livrarea sistemului. Prin adăugarea unei a doua unități cu punct fix, a doua unitate cu virgulă mobilă și alte îmbunătățiri de performanță la proiectare, POWER2 a avut performanțe de conducere atunci când a fost anunțat în noiembrie 1993.

Instrucțiuni noi au fost, de asemenea, adăugate la setul de instrucțiuni:

  • Instrucțiuni de stocare cu patru cuvinte. Instrucțiunea de încărcare cu patru cuvinte mută două valori adiacente de precizie dublă în două registre în virgulă mobilă adiacente.
  • Instrucțiuni hardware rădăcină pătrată.
  • Instrucțiuni de conversie în virgulă mobilă către număr întreg.

Pentru a sprijini liniile de produse RS / 6000 și RS / 6000 SP2 în 1996, IBM a avut propria echipă de design care implementează o versiune cu un singur chip a POWER2, ​​P2SC („POWER2 Super Chip”), în afara alianței Apple / IBM / Motorola din Cel mai avansat și dens proces CMOS-6S de la IBM. P2SC a combinat toate cache-urile de instrucțiuni POWER2 separate, punct fix, virgulă mobilă, controlul stocării și cipurile cache de date într-o singură matriță imensă. La momentul introducerii sale, P2SC era cel mai mare și cel mai mare procesor cu număr de tranzistori din industrie. În ciuda provocării dimensiunii, complexității și procesului CMOS avansat, prima versiune de bandă a procesorului a putut fi livrată și avea performanțe în virgulă mobilă de conducere la momentul anunțării. P2SC a fost procesorul folosit în supercomputerul de șah IBM Deep Blue din 1997, care l-a învins pe marele maestru de șah Garry Kasparov . Cu unitățile sale duble sofisticate în virgulă mobilă MAF și interfețele de memorie cu latență mare și scăzută, P2SC a fost destinat în principal aplicațiilor inginerești și științifice. P2SC a fost în cele din urmă succedat de POWER3, care a inclus capacitatea SMP pe 64 de biți și o tranziție completă la PowerPC în plus față de unitățile sofisticate duble MAF în virgulă mobilă P2SC.

Arhitectura

PUTERE Istoria arhitecturii

Designul POWER este descendent direct de la CPU-ul 801 , considerat pe scară largă ca fiind primul design de procesor RISC adevărat. 801 a fost utilizat în mai multe aplicații din hardware-ul IBM.

Aproape în același timp cu lansarea PC / RT, IBM a început proiectul America , pentru a proiecta cel mai puternic procesor de pe piață. Au fost interesați în primul rând de soluționarea a două probleme în designul 801:

  • 801 a necesitat completarea tuturor instrucțiunilor într-un singur ciclu de ceas , ceea ce a împiedicat instrucțiunile în virgulă mobilă .
  • Deși decodificatorul a fost canalizat ca efect secundar al acestor operații cu ciclu unic, nu au folosit efecte suprascalare .

Punctul flotant a devenit un punct central pentru Proiectul America, iar IBM a reușit să utilizeze noi algoritmi dezvoltați la începutul anilor 1980 care ar putea suporta multiplicarea și împărțirea dublă precizie pe 64 de biți într-un singur ciclu. FPU Porțiunea de design a fost separat de decodor de instrucțiuni și părți întregi, permițând decodorului pentru a trimite instrucțiuni pentru ambele FPU și ALU (întreg) unități de execuție , în același timp. IBM a completat acest lucru cu un decodor de instrucțiuni complex care ar putea prelua o instrucțiune, decodifica altul și trimite unul la ALU și FPU în același timp, rezultând unul dintre primele modele de CPU superscalare utilizate.

Sistemul a folosit 32 de registre pe 32 de biți întregi și alți 32 de 64 de biți cu virgulă mobilă, fiecare în propria unitate. Unitatea de sucursală a inclus, de asemenea, o serie de registre "private" pentru utilizare proprie, inclusiv contorul de programe .

O altă caracteristică interesantă a arhitecturii este un sistem de adrese virtuale care mapează toate adresele într-un spațiu de 52 de biți. În acest fel, aplicațiile pot partaja memoria într-un spațiu "plat" pe 32 de biți, iar toate programele pot avea blocuri diferite de câte 32 de biți fiecare.

Anexa E a cărții I: Arhitectura setului de instrucțiuni pentru utilizator PowerPC din cartea de arhitectură PowerPC, versiunea 2.02 descrie diferențele dintre arhitecturile setului de instrucțiuni POWER și POWER2 și versiunea arhitecturii setului de instrucțiuni PowerPC implementată de POWER5.

Vezi si

Referințe

Note

Lecturi suplimentare

  • Weiss, Shlomo; Smith, James Edward (1994). POWER și PowerPC . Morgan Kaufmann. ISBN 978-1558602793. - Părți relevante: Capitolul 1 (arhitectura POWER), Capitolul 2 (modul în care arhitectura ar trebui implementată), Capitolul 6 (completările introduse de arhitectura POWER2), Anexele A și C (descrie toate instrucțiunile POWER), Anexa F (descrie diferențele dintre arhitecturile POWER și PowerPC)
  • Dewar, Robert BK; Smosna, Matthew (1990). Microprocesoare: vizualizarea unui programator . McGraw-Hill. - Capitolul 12 descrie arhitectura POWER (denumită RIOS, denumirea sa anterioară) și originile sale

linkuri externe