Stanford MIPS - Stanford MIPS

MIPS , un acronim pentru Microprocessor without Interlocked Pipeline Stages , a fost un proiect de cercetare realizat de John L. Hennessy la Universitatea Stanford între 1981 și 1984. MIPS a investigat un tip de arhitectură a setului de instrucțiuni (ISA) numit acum Reduced Instruction Set Computer (RISC), implementarea sa ca microprocesor cu tehnologie semiconductoare de integrare la scară foarte mare (VLSI) și exploatarea eficientă a arhitecturilor RISC cu optimizarea compilatoarelor . MIPS, împreună cu IBM 801 și Berkeley RISC , au fost cele trei proiecte de cercetare care au inițiat și popularizat tehnologia RISC la mijlocul anilor 1980. În semn de recunoaștere a impactului MIPS asupra computerului, Hennessey a primit Medalia IEEE John von Neumann în 2000 de către IEEE (împărtășită cu David A. Patterson ), Premiul Eckert – Mauchly în 2001 de către Asociația pentru Mașini de Calcul , Seymour Cray Computer Engineering Award în 2001 de către IEEE Computer Society și, din nou cu David Patterson, Turing Award în 2017 de ACM.

Proiectul a fost inițiat în 1981 ca răspuns la rapoarte despre proiecte similare la IBM ( 801 ) și la Universitatea din California, Berkeley ( RISC ). MIPS a fost condus de Hennessy și studenții săi absolvenți până la încheierea sa în 1984. Hennessey a fondat MIPS Computer Systems în același an pentru a comercializa tehnologia dezvoltată de proiect. În 1985, MIPS Computer Systems a anunțat un nou ISA, numit și MIPS , și prima sa implementare, microprocesorul R2000 . Comercialul MIPS ISA și implementările sale au continuat să fie utilizate pe scară largă, apărând în computere încorporate, computere personale, stații de lucru, servere și supercalculatoare. Începând din mai 2017, comercialul MIPS ISA este deținut de Imagination Technologies și este utilizat în principal în computere încorporate. La sfârșitul anilor 1980, Hennessy a realizat un proiect de urmărire numit MIPS-X la Stanford.

MIPS ISA s-a bazat pe un cuvânt pe 32 de biți. A acceptat adresarea pe 32 de biți și a fost adresată cu cuvânt. Era o arhitectură de încărcare / stocare - toate referințele la instrucțiunile de încărcare și stocare a memoriei utilizate care copiau datele între memoria principală și 32 de registre de uz general (GPR). Toate celelalte instrucțiuni, cum ar fi aritmetica întreagă, au funcționat pe GPR-uri. Deținea un set de instrucțiuni de bază constând din instrucțiuni pentru fluxul de control , aritmetica întreagă și operații logice. Pentru a minimiza blocajele conductelor, toate instrucțiunile, cu excepția încărcării și depozitului, trebuiau executate într-un singur ciclu de ceas . Nu au existat instrucțiuni pentru înmulțirea sau divizarea numerelor întregi sau operații pentru numerele cu virgulă mobilă . Arhitectura a expus toate pericolele cauzate de conducta în cinci etape cu sloturi de întârziere . Compilatorul a planificat instrucțiuni pentru a evita pericolele care rezultă în calcule incorecte, asigurându-se simultan că codul generat a minimizat timpul de execuție. Instrucțiunile MIPS au o lungime de 16 sau 32 de biți. Decizia de a expune toate pericolele a fost motivată de dorința de a maximiza performanța prin minimizarea căilor critice, care circuitele de blocare s-au prelungit. Instrucțiunile au fost împachetate în cuvinte de instrucțiuni de 32 de biți (deoarece MIPS este adresat cuvântului). Un cuvânt de instrucțiune pe 32 de biți ar putea conține două operații pe 16 biți. Acestea au fost incluse pentru a reduce dimensiunea codului mașinii. Microprocesorul MIPS a fost implementat în logica NMOS .

Referințe

• Tanenbaum, Andrew S (1990). Organizare computerizată structurată (5 ed.). Bibcode : 1990sco..book ..... T .
• Stallings, William. Organizarea și arhitectura computerelor: proiectarea pentru performanță (9 ed.).
• Tabak, Daniel (1987). Arhitectura RISC . Press Research Studies. pp. 60-68.