Testare wafer - Wafer testing

Testarea waferului este o etapă realizată în timpul fabricării dispozitivelor cu semiconductor . În timpul acestei etape, efectuate înainte ca o wafer să fie trimisă la pregătirea matriței , toate circuitele integrate individuale care sunt prezente pe placă sunt testate pentru defecte funcționale, aplicându- le modele de testare speciale . Testarea waferului este efectuată de un echipament de testare numit probă de plafon . Procesul de testare a waferului poate fi menționat în mai multe moduri: Testul Wafer Final (WFT), Electronic Die Sort (EDS) și Circuit Sonde (CP) sunt probabil cele mai frecvente.

Sondă wafer

Sondă cu wafer semiconductor de 8 inci, afișată cu panouri de acoperire, tester și elemente de card sonde eliminate.

O sondă de plafon este o mașină folosită pentru testarea circuitelor integrate. Pentru testarea electrică, un set de contacte microscopice sau sonde numite card de sondă sunt ținute în loc în timp ce placa, montată în vid pe o mandrină a oblicului, este deplasată în contact electric. Când o matriță (sau o serie de zaruri) a fost testată electric, proberul mută placa pe următoarea matriță (sau tabloul) și următorul test poate începe. Sondatorul de plafon este, de obicei, responsabil de încărcarea și descărcarea napolitelor de pe purtătorul lor (sau casetă) și este echipat cu optici de recunoaștere automată a modelului capabile să alinieze placa cu o precizie suficientă pentru a asigura înregistrarea precisă între plăcuțele de contact de pe placă și vârfurile sondele.

Pentru pachetele multifuncționale de astăzi, cum ar fi pachetul pe scară de cipuri (SCSP) sau sistemul în pachet (SiP) - dezvoltarea de sonde fără contact (RF) pentru identificarea matriței testate cunoscute (KTD) și a matriței bune cunoscute (KGD) sunt esențiale pentru creșterea randamentului general al sistemului.

Sondatorul de plafonă, de asemenea, exercită orice circuit de testare pe liniile de schelă pentru wafer. Unele companii obțin majoritatea informațiilor despre performanța dispozitivului din aceste structuri de testare a liniei de scrib.

Când toate modelele de testare trec pentru o matriță specifică, poziția sa este amintită pentru utilizarea ulterioară în timpul ambalării IC . Uneori, o matriță are resurse interne de rezervă disponibile pentru reparare (adică memorie flash IC); dacă nu trece unele tipare de testare, aceste resurse de rezervă pot fi utilizate. Dacă redundanța morții eșuate nu este posibilă, aceasta este considerată defectă și este aruncată. Circuitele care nu trec sunt marcate de obicei cu un punct mic de cerneală în mijlocul matriței, sau informațiile despre trecerea / nepasarea sunt stocate într-un fișier, numit wafermap. Această hartă clasifică matrițele care trec și cele care nu trec prin folosirea pubelelor. Un coș este apoi definit ca o moarte bună sau rea. Acest wafermap este apoi trimis la procesul de atașare a matriței , care apoi alege doar circuitele de trecere selectând numărul coșului de matrițe bune. Procesul în care nu este utilizat niciun punct de cerneală pentru a marca matrițele rele este denumit mapare de substrat . Când sunt utilizate puncte de cerneală, sistemele de vizionare ale echipamentelor ulterioare de manevrare a matriței pot descalifica matrița recunoscând punctul de cerneală.

În unele cazuri foarte specifice, o matriță care trece unele, dar nu toate tiparele de testare poate fi încă folosită ca produs, de obicei cu o funcționalitate limitată. Cel mai obișnuit exemplu în acest sens este un microprocesor pentru care este funcțională doar o parte din memoria cache - ului . În acest caz, procesorul poate fi uneori vândut ca o parte cu costuri mai mici, cu o cantitate mai mică de memorie și astfel performanțe mai mici. În plus, atunci când au fost identificate matrițele proaste, matrița din coșul defect poate fi utilizată de personalul de producție pentru configurarea liniei de asamblare.

Conținutul tuturor modelelor de testare și secvența prin care sunt aplicate pe un circuit integrat se numesc program de testare .

După ambalarea IC, un cip ambalat va fi testat din nou în faza de testare IC , de obicei cu modele de test identice sau foarte similare. Din acest motiv, s-ar putea crede că testarea waferului este un pas inutil și redundant. În realitate, acest lucru nu este de obicei cazul, deoarece eliminarea matrițelor defecte economisește costurile considerabile ale ambalajelor dispozitivelor defecte. Cu toate acestea, atunci când randamentul de producție este atât de mare încât testarea obținerii este mai scumpă decât costul de ambalare al dispozitivelor defecte, etapa de testare a plafonelor poate fi omisă cu totul și matrițele vor fi supuse montării orb.

Vezi si

Referințe

Bibliografie

  • Bazele testării digitale cu semiconductor (versiunea 4.0) de Guy A. Perry (spiralat - 1 martie 2003) ISBN  978-0965879705
  • Principiile rețelelor de semiconductor Testing (Test & Measurement) (Hardcover) de Amir Afshar, 1995 ISBN  978-0-7506-9472-8
  • Testarea constrânsă la putere a circuitelor VLSI. Un ghid pentru IEEE 1149.4 Test Standard (Frontiers in Electronic Testing) de Nicola Nicolici și Bashir M. Al-Hashimi (Kindle Edition - 28 februarie 2003) ISBN  978-0-306-48731-6
  • Semiconductor Memories: Technology, Testing and fiabilitatea lui Ashok K. Sharma (Hardcover - 9 sept. 2002) ISBN  978-0780310001